Skip to content
Snippets Groups Projects
Select Git revision
  • master default protected
1 result
You can move around the graph by using the arrow keys.
Created with Raphaël 2.2.028Mar3Jan29Dec876543128Nov262219178529Oct29Nov27261928Oct263Dec26Nov21Oct9README.mdmastermasterLaissé là Décembre-2023Fixed logic stall-related logicAdaptation de l'environnement de compilation RISC-V à mon PC, je suis plus sur l'environnement du GRMViré math real du RF pour un raison quelconqueGestion du forwarding. Les registres et la mémoire sont bien écrits mais il reste des bugs: le PC saute de manière bizarre quand on stall/flushFormattage du PC et prise en compte du cas stall au TBRendu le stall prioritaire sur le flush à l'étage Fetch pour la gestion de conflit de données avec LWRalongé les adresses mémoires en sorties des modules pour pouvoir adresser toute la plage malgré la division par 4 nécéssaires parce qu'on considère la mémoire byte-addressableAjustement mineurs sur SWRéglé des avertissements de synthèse sur l'étage ExecuteCorrigé la gestion des saut JAL et JALR: sauvegarde les adresses de retourRajouté des NOP au programme basique pour faciliter le débogage des sautsDésactivé le comparateur write & read du RF quand write-enable = 0Réaligné le PC sur l'instruction en cours d'exécutionCorrigé les instructions STLU et SLT dans l'ALU et l'étage décodeSauvegarde à 16hRéglé un bug du shifter: le SRA faisait rien pour un MSB=1; passé au travers des mailles du filet du TBRéglé problème du RF: le MUX final seréglait sur les addresses en entrées et pas sur les dernières addresses lues/écritesRéglé problème de nomenclatureDébogué ADDIDébogué l'instruction LUIChangements pour synthèseCorrigé les avertissements synthèse de Modelsim6/12/2021 14h45Réglé la polarité d'un port au WBCorrigé des bugs au fetchAjouté les mem compilés au gitFin de journée push 5/12/2021Terminé le pipeline maintenant faut le déboguerMise à jour partielle et non-finie du Memory AccessPropagation du rd_address à travers le pipelineFormattage du Memory-accessInstancié fetch-decode-execute dans coreCorrectifs mineurs au fetchRéglé commande foireuseAdapté l'étage FETCH, faut adapter le TB mais en regardant les waveformsFormattage du FetchCommit beaucoup trop gros: implémentation de l'étage execute, déplacé le shamt de l'étage décode à l'étage executeCode Titouan 4/12/2021 19h22