% CC BY-SA 4.0 (https://creativecommons.org/licenses/by-sa/4.0/)
\par{
Finissant \textbf{MSc. génie informatique} passionné par la \textbf{microélectronique}, les \textbf{réseaux}, les \textbf{FPGA}, et le \textbf{logiciel bas-niveau}. Mon projet à la \href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{chaire en traitement programmable de paquets à haut débit} porte sur les \textit{générateurs de trafic} implémentés sur FPGA. J'ai également travaillé au développement d'un \textbf{DMA PCIe ULL} à \href{https://orthogone.com/ultra-low-latency-ethernet-mac/}{Orthogone Technologies Inc}. Je cherche maintenant à m'investir à \textbf{temps plein en FPGA}.
% Finissant \textbf{MSc. génie informatique} passionné par la \textbf{microélectronique}, les \textbf{réseaux}, les \textbf{FPGA}, et le \textbf{logiciel bas-niveau}. Mon projet à la \href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{chaire en traitement programmable de paquets à haut débit} porte sur les \textit{générateurs de trafic} implémentés sur FPGA. J'ai également travaillé au développement d'un \textbf{DMA PCIe ULL} à \href{https://orthogone.com/ultra-low-latency-ethernet-mac/}{Orthogone Technologies Inc}. Je cherche maintenant à m'investir à \textbf{temps plein en FPGA}.
{(Prévu) Déc 2024}{Maîtrise Recherche en Génie Informatique}{École Polytechnique de Montréal}{QC}
{Janvier 2023}{
\begin{itemize}
\item\href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{Chaire KIN} | Projet: Générateur de paquets Ethernet à très haut débit sur carte FPGA.
\end{itemize}
% Ajouter le GPA quand je l'aurai!
}
\emptySeparator
\educationexperience
{Décembre 2022}{Baccalauréat en Génie Électrique}{École Polytechnique de Montréal}{QC}