diff --git a/cv/section_headline.tex b/cv/section_headline.tex
index 14bd0f8b8b761b6a49082c000b49679ff6e70d54..8b1ac9e66bcc790a4166aa67252d305445802925 100755
--- a/cv/section_headline.tex
+++ b/cv/section_headline.tex
@@ -10,5 +10,5 @@
 % CC BY-SA 4.0 (https://creativecommons.org/licenses/by-sa/4.0/)
 
 \par{
-    Étudiant en \textbf{génie électrique} et passionné par le \textbf{logiciel bas-niveau}, les \textbf{HDL}, les \textbf{FPGA} et la conception de \textbf{circuits intégrés}. Mon projet de finissant - réalisé pour Ziota Technology Inc -  \textbf{divise la consommation de puissance} d'un instrument de vérification de câblages plusieurs fois. J'ai effectué 24 mois de stages dont 12 mois de développement logiciel avant d'arriver à Polytechnique, dans un bac co-op (UW).
+    Étudiant MSc. \textbf{génie informatique} passionné par la \textbf{microélectronique}, les \textbf{réseaux}, les \textbf{FPGA}, et le \textbf{logiciel bas-niveau}. Je suis chercheur de la \href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{chaire KIN} à Polytechnique Montréal: mon projet porte sur les \textit{packet blasters} implémentés avec le langage P4 sur des accélérateurs FPGA. J'ai effectué 24 mois de stages dont 12 mois de développement logiciel, dans un bac co-op (UW).
 }