diff --git a/cv/section_headline.tex b/cv/section_headline.tex
index 2b8af0e77b0d1d98c0cccbe3baebf759eadea35b..5436aa86a6cfe2ec9e606ab977e9d1f4d6179daa 100755
--- a/cv/section_headline.tex
+++ b/cv/section_headline.tex
@@ -10,5 +10,5 @@
 % CC BY-SA 4.0 (https://creativecommons.org/licenses/by-sa/4.0/)
 
 \par{
-    Finissant en \textbf{MSc. génie informatique} passionné par la \textbf{microélectronique}, les \textbf{réseaux}, les \textbf{FPGA}, et le \textbf{logiciel bas-niveau}. Mon projet à la \href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{chaire en traitement programmable de paquets à haut débit} porte sur les \textit{générateurs de trafic} implémentés sur FPGA. J'ai également travaillé au développement d'un \textbf{DMA PCIe ULL} à \href{https://orthogone.com/ultra-low-latency-ethernet-mac/}{Orthogone Technologies Inc}. Je cherche maintenant à m'investir à \textbf{temps plein en FPGA}.
+    Finissant \textbf{MSc. génie informatique} passionné par la \textbf{microélectronique}, les \textbf{réseaux}, les \textbf{FPGA}, et le \textbf{logiciel bas-niveau}. Mon projet à la \href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{chaire en traitement programmable de paquets à haut débit} porte sur les \textit{générateurs de trafic} implémentés sur FPGA. J'ai également travaillé au développement d'un \textbf{DMA PCIe ULL} à \href{https://orthogone.com/ultra-low-latency-ethernet-mac/}{Orthogone Technologies Inc}. Je cherche maintenant à m'investir à \textbf{temps plein en FPGA}.
 }