diff --git a/cv/section_headline.tex b/cv/section_headline.tex
index c313a6d5991766f5fa5332a6724f8a9000134d2b..36fa5529f980d6379c86c84fded75270ee9d10da 100755
--- a/cv/section_headline.tex
+++ b/cv/section_headline.tex
@@ -10,5 +10,5 @@
 % CC BY-SA 4.0 (https://creativecommons.org/licenses/by-sa/4.0/)
 
 \par{
-    Étudiant MSc. \textbf{génie informatique} passionné par la \textbf{microélectronique}, les \textbf{réseaux}, les \textbf{FPGA}, et le \textbf{logiciel bas-niveau}. Chercheur à la \href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{chaire Kaloom-Intel-Noviflow} à Polytechnique Montréal: mon projet porte sur les \textit{packet blasters} implémentés avec le langage P4 sur FPGA. J'ai effectué 24 mois de stages dont 12 mois de développement logiciel, dans un bac co-op (UW).
+    Étudiant MSc. \textbf{génie informatique} passionné par la \textbf{microélectronique}, les \textbf{réseaux}, les \textbf{FPGA}, et le \textbf{logiciel bas-niveau}. Chercheur à la \href{https://www.polymtl.ca/expertises/chaire-de-recherche-industrielle-du-crsng-en-traitement-programmable-de-paquets-haut-debit}{chaire Kaloom-Intel-Noviflow} à Polytechnique Montréal: mon projet porte sur les \textit{générateurs de trafic} implémentés sur FPGA. Je travaille également au développement FPGA d'un \textbf{DMA PCIe ULL} à \href{https://orthogone.com/ultra-low-latency-ethernet-mac/}{Orthogone Technologies}
 }