From 6b2fa286202095dc910305a1b06ae34779638b9f Mon Sep 17 00:00:00 2001
From: =?UTF-8?q?R=C3=A9tro?= <yann.roberge@polymtl.ca>
Date: Fri, 27 May 2022 16:22:02 -0400
Subject: [PATCH] =?UTF-8?q?Rajout=C3=A9=20Prof.=20David=20dans=20le=20proj?=
 =?UTF-8?q?et?=
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit

---
 cv/section_projets.tex | 2 +-
 1 file changed, 1 insertion(+), 1 deletion(-)

diff --git a/cv/section_projets.tex b/cv/section_projets.tex
index 047db76..04ae656 100644
--- a/cv/section_projets.tex
+++ b/cv/section_projets.tex
@@ -17,7 +17,7 @@
 	\project
 	{INTERMIT - Prototype d'unité de test d'intermittences portable}{Septembre 2021 - Avril 2022}
   {(NDA)}
-	{Projet de finissant à Polytechnique Montréal, réalisé pour \href{https://thsi.ca/}{Ziota Technology Inc.} Conçu un prototype \textbf{divisant plusieurs fois la consommation} de puissance et \textbf{réduisant la surface} de la solution existante. Réalisé la partie FPGA en lien avec les équipes PCB/firmware. Écriture de documentation. Présentation de poster.}
+	{Projet de finissant à Polytechnique Montréal, réalisé pour \href{https://thsi.ca/}{Ziota Technology Inc.}. Conçu un prototype \textbf{divisant plusieurs fois la consommation} de puissance et \textbf{réduisant la surface} de la solution existante. Réalisé la partie \textbf{FPGA} en lien avec les équipes PCB/firmware. Écriture de documentation. Présentation de poster.\\ Expert académique: \textbf{Jean-Pierre David}}
 	{VHDL, Modelsim, Lattice Diamond, TerosHDL}
 
 	\project
-- 
GitLab